ซีพียู SPARC (T3, T4, T5, M5 และต่อจากนั้น) และซีพียู ARM ล่าสุด ๆ ล้วนสนับสนุนเออีเอ็สด้วยชุดคำสั่งที่ไม่ต้องมีเอกสิทธิ์ (unprivileged processor instructions) ซีพียู SPARC T4 ที่วางตลาดในปี 2011 มีชุดคำสั่งระดับผู้ใช้ (user-level instruction) ซึ่งช่วยคำนวณรอบ AES[12]โดยเป็นชุดคำสั่งนอกเหนือไปจากคำสั่งเข้ารหัส (encryption commands) ในระดับสูงกว่านั้น

สถาปัตยกรรมซีพียู ARMv8-A ที่ประกาศในปี 2011 รวมทั้ง ARM Cortex-A53 และ A57 (แต่ไม่รวมซีพียู v7 ก่อนหน้านั้น เช่น Cortex A5, 7, 8, 9, 11, 15[ต้องการอ้างอิง])ก็มีชุดคำสั่งระดับผู้ใช้ซึ่งช่วยคำนวณรอบเออีเอส[13]

ในเดือนสิงหาคม 2012 ไอบีเอ็มประกาศว่า[14]ซีพียู Power7+ ที่กำลังออกวางตลาดจะมีชุดคำสั่งสนับสนุนเออีเอสแต่ก็ใช้แทนซึ่งกันและกันกับชุดคำสั่ง AES-NI ไม่ได้ แม้จะมีฟังก์ชันคล้าย ๆ กัน

ซีพียูเมนเฟรมคอมพิวเตอร์ไอบีเอ็ม z9 และต่อจากนั้นสนับสนุนเออีเอสด้วยอ็อปโค๊ด (opcode) เดี่ยว ๆ ผ่านฮาร์ดแวร์ CryptoExpress[15]จึงใช้ง่ายกว่าชุดคำสั่งของอินเทล แต่ก็ไม่อาจต่อเติมเพื่อทำให้เกิดผลซึ่งขั้นตอนวิธีที่พึ่ง AES round functions อื่น ๆ (เช่น ฟังก์ชันแฮช Whirlpool )

ซีพียู x86 อื่น ๆ

ซีพียู VIA x86, AMD Geode และ Marvell Kirkwood (ARM, mv_cesa สำหรับลินุกซ์) สนับสนุนการเร่งคำนวณเออีเอสด้วยโปรแกรมขับแทน (driver-based)

ซีพียูต่อไปนี้แม้จะมีชุดคำสั่งเร่งการคำนวณเออีเอส แต่ก็ไม่สนับสนุน AES-NI

• ซีพียู AMD Geode LX[16]
• VIA
  • VIA PadLock[17][18]
    • ซีพียู VIA C3 Nehemiah C5P (Eden-N)[19]
    • ซีพียู VIA C7 Esther C5J[20]

สถาปัตยกรรม ARM

• สถาปัตยกรรม ARMv8
  • ARM Cortex-A30/50/70 สนับสนุน ARM cryptographic extensions โดยเป็นทางเลือก
• Cryptographic hardware accelerators/engines
  • Allwinner
    • A10, A20, A30, A31, A80, A83T, H3 และ A64 โดยใช้ Security System[21]
  • Broadcom
    • BCM5801/BCM5805/BCM5820 โดยใช้ Security Processor[18]
  • NXP Semiconductors
    • i.MX6 และต่อจากนั้น[22]
  • ควอลคอมม์
    • Snapdragon 805 และต่อจากนั้น[23]
  • Rockchip
    • RK30xx series และต่อจากนั้น[24]
  • ซัมซุง
    • Exynos 3 series และต่อจากนั้น[25]

สถาปัตยกรรมอื่น ๆ

• Atmel XMEGA[26] (เป็นวงจรเร่งความเร็วบนชิปที่ทำงานอย่างขนาน ไม่ใช่ชุดคำสั่ง )
• SPARC T3 และต่อจากนั้นสนับสนุนขั้นตอนวิธีการเข้ารหัสหลายอย่างในฮาร์ดแวร์รวมทั้งเออีเอส
• ซีพียู Cavium Octeon MIPS[27] ทั้งหมดสนับสนุนขั้นตอนวิธีการเข้ารหัสหลายอย่างในฮาร์ดแวร์รวมทั้งเออีเอสโดยใช้ชุดคำสั่งพิเศษ coprocessor 3